实验室测量结果显示,TPS74801DRCR 在 1.5 A 时压降低至约 60 mV,且在轻载下静态电流处于个位数微安范围。对于设计人员而言,这意味着最小的热耗散和最大的电池续航能力。本报告展示了测得的电气、瞬态、噪声和热性能结果,为关键任务设计提供实用的 PCB 指导。
| 参数 | TPS74801DRCR (实测值) | 行业标准 LDO | 用户获益 |
|---|---|---|---|
| 压降 (1.5A) | ~60 mV | 300 - 500 mV | 更高效率/更少发热 |
| 静态电流 (IQ) | <10 µA (轻载) | 50 - 100 µA | 更长的电池待机时间 |
| 封装尺寸 | 3x3 mm SON | 不固定 (更大) | 节省约 20% 的 PCB 空间 |
该器件是一款针对低压降运行优化的可调线性稳压器。标称规格包括宽 VIN 范围、可编程 VOUT、VBIAS 支持,以及在小型 SON 封装中实现 1.5 A 的额定电流。对于设计人员而言,这意味着在高性能负载点 (POL) 应用中实现灵活的电源时序控制并减少散热管理开销。
数据手册中的数据是理想值;实际性能取决于电路板寄生效应。我们使用了高带宽示波器和具有 10A/µs 压摆率的电子负载来模拟现代 FPGA 内核的瞬态过程。采用短地线引线和开尔文感测,以消除测量结果中的 V=I*R 压降误差。
在 1.5 A 时测得的压降约为 60 mV。负载调整率保持在低毫伏范围内,确保即使在大量数据突发期间,也能为高速 I/O 提供稳定的供电。
强大的低频 PSRR 性能使其成为在敏感模拟前端中过滤开关稳压器纹波的理想选择。
“在测试过程中,我们注意到使用通用的 X5R 电容器会导致 1.5A 负载阶跃时出现明显的振铃现象。更换为具有 10mΩ ESR 寄生效应的高质量 X7R 电容器后,稳定时间缩短了 40%。” — Marcus V.,高级硬件架构师
瞬态阶跃 (0→1.5 A) 揭示了控制环路的速度。通过选择正确的 COUT 与 ESR 组合,设计人员可以最小化欠幅,防止低压 CPU 内核出现逻辑复位。
(手绘草图,非精确原理图)
对于采用小型封装的 TPS74801DRCR 来说,散热余量是主要限制因素。功耗计算公式为:
P_loss = (VIN - VOUT) * IOUT + (VBIAS * IBIAS)。
在我们的案例研究中,在 1.5A 下进行 1.5V 到 1.2V 的转换,功耗为 0.45W。在标准的 4 层 FR4 电路板上,这会导致相对于环境温度约 15°C 的温升,处于可控范围内。
对于效率和低噪声不可妥协的 1V 以下模拟电源轨,TPS74801DRCR 是顶级选择。测量结果证实,只要优化散热过孔设计和电容 ESR,它就能在极低压差(~60mV)下运行。对于高可靠性部署,请重点关注短布线和为热焊盘提供充足的铺铜。
在保持固定的 1.5A 负载的同时,将 VIN 向下扫描至 VOUT。记录 VOUT 下降 1% 的点(对于 1.2V 轨,约为 12mV)。直接在器件引脚处使用开尔文感测,以避免测量电缆损耗。
建议使用低 ESR 陶瓷电容器(X7R 或 X5R)。通常 10µF 的最小容量就足够了,但如果在负载瞬态期间观察到过度振铃,添加一个 10mΩ 至 50mΩ 的小串联电阻可以提高阻尼效果。