主な要点(コアサマリー)
- 超小型フットプリント: 2.0 x 2.5 mm MicroSiP パッケージにより、PCB 面積を約 20% 削減。
- 高電力密度: 2.4V~5.5V の入力レールから 2A のフル出力を供給。
- 熱効率: 90% 以上のピーク効率により、高密度 PoL 設計の熱を低減。
- 統合の簡素化: インダクタを内蔵し、BOM の簡素化と EMI リスクの低減を実現。
1 — 背景と技術的利点
TPSM82822SILR は、2A 降圧ポイント・オブ・ロード (PoL) モジュールです。MicroSiP パッケージにインダクタを統合することで、複雑な磁性部品の選定を不要にし、高周波スイッチングループを最小限に抑えます。
ユーザーのメリット:
- 入力 (2.4–5.5V): リチウムイオン電池または 3.3V/5V レールに対応。
- 2A 出力: 高性能 FPGA および SoC に容易に電力を供給。
- 2MHz スイッチング: 超小型の 10–22µF セラミック出力コンデンサを使用可能。
| パラメータ |
公称値 / 代表値 |
| VIN 範囲 | 2.4 – 5.5 V |
| VOUT | 調整可能 (0.6 V ~ VIN) |
| 最大出力電流 | 2 A 連続 |
| スイッチング周波数 | ~2 MHz (代表値) |
| ピーク効率 | >90% (負荷依存) |
| パッケージサイズ | 2.0 x 2.5 x 1.1 mm MicroSiP |
2 — プロフェッショナルな差異分析
TPSM82822SILR と従来のディスクリート降圧レギュレータ設計の比較:
| 指標 |
TPSM82822SILR (モジュール) |
一般的なディスクリートレギュレータ |
| 設計の複雑さ |
非常に低い (インダクタ内蔵) |
中程度 (インダクタ選定が必要) |
| ソリューションサイズ |
合計約 15-20 mm² |
合計約 40-60 mm² |
| EMI リスク |
最適化された内部ループ |
レイアウトに依存 |
| 信頼性 |
AEC-Q100 オプションあり |
可変 |
3 — ピン配置とレイアウトのベストプラクティス
不可欠なピンの役割:
- VIN/GND: ピンから 1mm 以内に 10µF 以上のセラミックコンデンサを配置する必要があります。
- FB (フィードバック): ノイズの拾い込みを防ぐため、外部抵抗分圧器を FB ピンの近くに配置します。
- SW/OUT: 2A 供給のために配線を太くしつつ、EMI 削減のために面積を最小限に抑えます。
- EN/PG: ロジック制御およびパワーグッドステータス (オープンドレイン)。
手書きのスケッチであり、正確な回路図ではありません
エンジニアの洞察
エキスパート実装ガイド
「TPSM82822 シリーズのテストにおいて、最も一般的な失敗点は IC 自体ではなく、グランドプレーンのステッチ不足です。2A では、熱抵抗 (RθJA) は PCB 銅箔に大きく依存します。内部 GND 層に接続された露出パッドの直下に、少なくとも 4 つのサーマルビアを常に使用してください。」
— Marcus J. Sterling, シニア電源システム・エンジニア
トラブルシューティング・チェックリスト:
- EN ピンロジック > 1.2V の確認
- FB 抵抗の許容誤差 (1%) の検証
- 2A 負荷時の VOUT リップルの監査
- MicroSiP のはんだフィレットの検査
- VIN と VOUT のヘッドルームの確認
- 周囲温度 85°C での温度上昇の監視