システム設計者のための主な要点
- 4µV RMSノイズ: 量子化誤差を最小限に抑えることで、24ビットADCの精度を向上させます。
- 78dB PSRR: スイッチングレギュレータのリップルを効果的に除去し、よりクリーンなRF信号チェーンを実現します。
- 1Aの供給能力: 高い電流密度により、ディスクリート・ソリューションと比較してPCBフットプリントを30%削減します。
- サーマルアラート: 2Wを超える消費電力では、サーマルスロットリングを防ぐために高度なビアスチッチング（サーマルビア）が必要です。
TPS7A4700RGWRは、公式データシートにおいて、超低ノイズ（~3.5–4 µV RMS）、1 kHzで78 dB以上のPSRR、および最大1 Aの定格出力電流が規定されています。これらの指標は、低帯域ノイズと強力なリップル除去が位相ノイズの劣化や量子化誤差を直接低減するため、RFフロントエンドや精密ADC/DACレールにとって重要です。この記事では、実測ノイズ、周波数に対するPSRR、熱挙動を分析し、設計者が実際のPCBでデータシートクラスの性能を再現できるよう、レイアウト、コンポーネント、およびテストのガイダンスを提供します。
1 — 背景と注目すべき主要スペック
TPS7A4700RGWRとは何か、およびターゲットアプリケーション
要点: このデバイスは、高感度のアナログおよびRF電源向けに設計された超低ノイズ、高電圧LDOです。証拠: メーカーのデータシートには、~3.5–4 µV RMSのノイズ、1 kHzで78 dB以上のPSRR、および最大1 Aの出力が記載されています。説明: これらの数値により、このレギュレータはRFフロントエンド、LOバッファ、およびノイズとPSRRの両方がシステムのSNRとスペクトル純度に直接影響するADC/DACリファレンスレールに適しています。したがって、コンポーネントとPCBの選択が非常に重要です。
実際のパフォーマンスに最も影響を与えるスペック
要点: 実際の性能は、IC内部のパラメータだけでなく、外部ネットワークとレイアウトによって支配されます。証拠: データシートのガイダンスでは、必要な出力容量範囲、ESR制約、入力範囲、静止電流、およびサーマルシャットダウンしきい値が強調されています。説明: 出力キャパシタのタイプ/値とESRはループの安定性と共振を決定し、入力ソースのインピーダンスはPSRRを形成し、負荷電流とVIN–VOUTは最終的に完成した基板で使用可能な性能を制限する熱損失とサーマルディレーティングを決定します。
| 機能 / スペック | TPS7A4700RGWR | 標準的な産業用LDO | ユーザーの利点 |
|---|---|---|---|
| 出力ノイズ | ~4 µV RMS | 50 - 100 µV RMS | より高い信号忠実度 |
| PSRR @ 1kHz | 78 dB | 45 - 55 dB | 優れたリップル除去 |
| 最大入力電圧 | 36 V | 15 V - 20 V | 産業機器への適合性 |
| ドロップアウト電圧 | 307 mV @ 1A | 600 mV - 1.2 V | 低消費電力損失 |
2 — 測定方法とテストセットアップ
推奨されるラボセットアップと測定のベストプラクティス
要点: 正確なノイズとPSRRの測定には、アーティファクトの少ない測定チェーンが必要です。証拠: ベストプラクティスでは、VOUTでのケルビン接続、シールド筐体、低ノイズプリアンプ、およびスペクトラムアナライザまたは差動入力を備えたFFT対応ADCを使用します。説明: オシロスコーププローブのグランドループを避け、接続には短い同軸ケーブルまたはツイストペアを使用し、プリアンプの帯域幅を測定帯域に制限し、ピックアップやスプリアススパイクを防ぐためにトランスまたはバッテリーで電源を絶縁します。
報告すべきテスト条件
要点: 結果を比較および再現できるように、標準化された条件を報告してください。証拠: VIN、VOUT設定、負荷（アイドル、100 mA、500 mA、1 A）、周囲温度、コンデンサのタイプ/場所、帯域幅（例：10 Hz–100 kHzおよび10 Hz–10 MHz）、およびRMS平均化方法を指定します。説明: 時間領域ノイズ、PSDプロット、積算RMS対帯域幅、PSRR対周波数、および負荷過渡波形を含めることで、他の設計者が偏差を特定のテスト変数に関連付けられるようにします。
🛠 エンジニアのフィールドノートとレイアウトのヒント
執筆： Marcus V., シニア・アナログ・アプリケーション・エンジニア
- ケルビン接続: ノイズ測定におけるI*R降下誤差を避けるため、VOUTはICのピンではなく、必ずキャパシタの端子でセンシングしてください。
- キャパシタの選択: 温度安定性が重要な場合は、「High-K」セラミック（Y5Vなど）を避けてください。47µFのバルク出力キャパシタにはX7RまたはX5Rを使用してください。
- よくある落とし穴: 多くの設計者が入力ソースインピーダンスを無視しています。前段の電源の出力インピーダンスが高い場合、LDO入力キャパシタと共振を起こし、PSRRを悪化させる可能性があります。
3 — ノイズ性能の分析
期待されるノイズシグネチャと支配的なノイズ源
要点: 測定されたスペクトルは通常、1/f領域、ホワイトノイズフロア、および離散的なスパイクを示します。証拠: 内部リファレンスとパスエレメントの熱ノイズがホワイトフロアを決定し、外部の抵抗とコンデンサが熱ノイズと誘電ノイズを加えます。スイッチング電源の動作や商用電源が高調波を発生させることもあります。説明: セラミックの誘電損失とESRピークが積算RMSを上昇させる可能性があります。慎重なコンデンサの選択と配置により、共振ピークを抑制し、目的の帯域幅で測定される積算ノイズを低減できます。
測定値とデータシートの主張の解釈
要点: 指定された値よりも高いノイズは、通常、レイアウトまたは受動部品の選択に起因します。証拠: 一般的な原因には、誤ったコンデンサの誘電体、VOUT/VINコンデンサへの長い配線、または不適切な測定接地が含まれます。説明: 実行可能なチェック項目には、コンデンサのタイプや値の変更、ケルビン接続によるピン直上へのコンデンサの再配置、シールドボックス内でのテスト、および測定フロアからレギュレータの寄与分を分離するためのアナライザチェーンの検証が含まれます。
典型的なアプリケーション：精密RF信号チェーン
手書きのコンセプト図であり、正確な回路図ではありません。
TPS7A4700は、高効率DC/DCコンバータと敏感なアナログ負荷の間の「クリーンアップ」ステージとして機能します。
4 — 周波数に対するPSRRとリップル除去
PSRRの挙動：低域、中域、高域の領域
要点: PSRRは通常、強力な低周波減衰、中域の勾配と潜在的な共振、そして高周波のロールオフを示します。証拠: データシートには1 kHzで78 dB以上が示されており、高周波になるほどdBは低下します。入力フィルタ、ソースインピーダンス、および出力キャパシタネットワークによって形状が変化します。説明: 低周波の除去は主にループゲインに依存し、中域の共振はLC相互作用から生じ、高周波の除去は内部トランジスタのインピーダンスと外部寄生要素に依存するため、システムのPSRRは数十年（デケード）にわたって評価する必要があります。
実効的なシステムリップル除去を改善する方法
要点: システムレベルの対策により、単体のICを超える大幅なリップル除去の向上が可能です。証拠: 入力LCまたはRCフィルタの追加、ソースインピーダンスの最小化、および局所的な入力デカップリングにより、VINで見られるリップルが目に見えて減少します。説明: 入力デカップリングをVINピンの近くに配置し、LCフィルタリングには低損失インダクタを使用してください。VIN–VOUTの電位差が過度な損失を招く場合は、軽量なプリレギュレータを検討し、フィルタ追加前後でのPSRRプロットを比較して改善効果を定量化してください。
5 — 熱分析とアクションチェックリスト
熱挙動、ディレーティング、および実際のボードの熱経路
要点: 消費電力は主要な熱要因であり、安全な接合部温度制限をすぐに超える可能性があります。証拠: 電力 = (VIN–VOUT) × IOUT。例えば、VIN=24 V、VOUT=3.3 V、IOUT=0.5 Aの場合、P≈10.35 Wとなります。説明: 数ワットの損失が発生する場合、積極的なPCB銅箔やビアを配置しても接合部温度が大幅に上昇します。Pにボードの現実的な接合部-周囲熱抵抗を掛けて接合部上昇を推定してください。結果が安全限界を超える場合は、VINやIOUTを減らすか、風量を追加するか、分散レギュレーションに移行する必要があります。
設計チェックリスト：レイアウト、コンデンサ、フィルタ、および検証ステップ
- 配置: VINおよびVOUTキャパシタをピンから2mm以内に配置する。
- 接地: 露出パッドの下に少なくとも9つのサーマルビアを備えた強固な内部グランドプレーンを使用する。
- キャパシタの混用: 47µFのタンタル（ESR安定性用）と10µFのセラミック（高域バイパス用）を組み合わせる。
- 検証: ホットスポットを確認するため、最大負荷で30分間の熱スキャンを実行する。
まとめ
- TPS7A4700RGWRは、測定条件が公式データシートと一致する場合、超低ノイズと強力なPSRRを実現します。有効な比較のために条件を再現してください。理想的なセットアップでは~3.5–4 µV RMSのノイズが期待されます。
- キャパシタのタイプ、ESR、配置、および入力ソースインピーダンスとPCBのリターン経路は、ノイズとPSRRに影響を与える支配的な実世界の変数です。結果が乖離する場合は、まずこれらを修正してください。
- 熱損失はVIN–VOUTと負荷に比例します。接合部の過熱や性能低下を避けるため、数ワットの損失には広範な銅箔、ビアスチッチング、風量、または低いVINが必要です。
- テストテンプレートに従ってください：標準化されたVIN/VOUT/負荷ポイント、シールドされた低ノイズ測定チェーン、PSDおよび積算RMSプロット、PSRRスイープ、およびボードレベルの結果を検証するための熱画像。
FAQ
RMSノイズを正しく測定するにはどうすればよいですか？
シールド筐体、レギュレータノイズが測定器のフロアに近づく場合は低ノイズプリアンプを使用し、VOUTで直接ケルビン接続を行い、十分な分解能でPSDを記録してください。PSDを目的の帯域幅（例：10 Hz–100 kHz）にわたって積分し、再現性を確保するために平均化方法と帯域幅を報告してください。
最低のノイズを実現する出力キャパシタはどれですか？
低ESRポリマーまたはタンタルと、高品質の積層セラミックバイパスを組み合わせてください。バルクキャパシタはループダンピングのために安定したESRを提供し、ピン近くのセラミックは高周波ノイズを抑制します。発振やピークの上昇を避けるため、ESR値がレギュレータの推奨安定ウィンドウ内にあることを確認してください。
特定のVIN/IOUTにおける熱損失を計算するにはどうすればよいですか？
P = (VIN–VOUT) × IOUT を計算します。接合部の上昇を ΔT = P × RθJA として推定します。ここで RθJA は、PCBの銅箔面積とサーマルビアを反映したものです。控えめな RθJA を選択し、風量のマージンを追加してください。ΔT と周囲温度の合計が許容接合部温度を超える場合は、VINを減らすか、IOUTを下げるか、熱伝導を改善してください。
